Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP05/005371

International filing date:

24 March 2005 (24.03.2005)

Document type:

Certified copy of priority document

Document details:

Country/Office: JP

Number:

2004-112318

Filing date:

06 April 2004 (06.04.2004)

Date of receipt at the International Bureau: 28 April 2005 (28.04.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2004年 4月 6日

出 願 番 号 Application Number:

特願2004-112318

[ST. 10/C]:

[JP2004-112318]

出 願 人 Applicant(s):

ソニー株式会社

2005年 2月 7日

特許庁長官 Commissioner, Japan Patent Office), 11]



ページ: 1/E

【書類名】 特許願 【整理番号】 0390842604 【提出日】 平成16年 4月 6日 【あて先】 特許庁長官 今井 康夫 殿 【国際特許分類】 H03H 17/00 G11B 5/09 【発明者】 【住所又は居所】 東京都品川区北品川6丁目7番35号 ソニー株式会社内 【氏名】 梶原 祥行 【特許出願人】 【識別番号】 000002185 ソニー株式会社 【氏名又は名称】 【代理人】 【識別番号】 100067736 【弁理士】 【氏名又は名称】 小池 晃 【選任した代理人】 【識別番号】 100086335 【弁理士】 【氏名又は名称】 田村 榮一 【選任した代理人】 【識別番号】 100096677 【弁理士】 【氏名又は名称】 伊賀 誠司 【手数料の表示】 【予納台帳番号】 019530 【納付金額】 16,000円 【提出物件の目録】 【物件名】 特許請求の範囲 1 【物件名】 明細書 1 【物件名】 図面 1 【物件名】 要約書 1

(1

(j

【包括委任状番号】

9707387

出証特2005-3007863

【書類名】特許請求の範囲

【請求項1】

入力信号を等化する等化器に2次ボルテラ・フィルタを用いてなる信号処理装置において、

上記2次ボルテラ・フィルタの2次項を実現する2次フィルタは、第1の入力信号と第2の入力信号とを乗算する乗算手段を備え、

上記乗算手段は、該乗算手段から出力された信号をそれぞれ単位時間だけ遅延する1以上の直列に接続された遅延手段と、上記乗算手段から出力された信号及び上記各遅延手段から出力された信号に対して所定の係数を乗算する係数乗算手段と、上記係数乗算手段の出力を加算する加算手段とを有する

ことを特徴とする信号処理装置。

【請求項2】

上記2次フィルタは、複数の上記乗算手段を備え、

一の乗算手段は、上記第1の信号を遅延しない信号を上記第2の信号として用い、 他の乗算手段は、上記第1の信号を所定時間遅延した信号を上記第2の信号として用いる

ことを特徴とする請求項1記載の信号処理装置。

【請求項3】

上記2次フィルタは、 n個 (nは1以上の整数) の上記乗算手段を備え、

k番目(kは $1 \le k \le n$ を満たす整数)の乗算手段は、上記第1の信号を上記単位時間の(k-1)倍だけ遅延した信号を上記第2の信号として用いる

ことを特徴とする請求項1記載の信号処理装置。

【請求項4】

入力信号を等化する際に2次ボルテラ・フィルタを用いる信号処理方法において、

上記2次ボルテラ・フィルタの2次項に相当する処理は、

第1の入力信号と第2の入力信号とを乗算する乗算工程と、

上記乗算工程にて出力された信号を1以上の直列に接続された遅延手段によりそれぞれ 単位時間だけ遅延する遅延工程と、

上記乗算工程にて出力された信号及び上記遅延工程にて上記各遅延手段から出力された信号に対して所定の係数を乗算する係数乗算工程と、上記係数乗算工程の出力を加算する加算工程と有する

ことを特徴とする信号処理方法。

【請求項5】

入力信号を等化して復号する際の等化器に2次ボルテラ・フィルタを用いてなる信号復 号装置において、

上記2次ポルテラ・フィルタの1次項を実現し、上記入力信号を線形等化する1次フィルタと、

上記2次ボルテラ・フィルタの2次項を実現し、上記入力信号を非線形等化する2次フィルタと、

上記1次フィルタから出力された信号と上記2次フィルタから出力された信号とを加算する信号加算手段と、

上記信号加算手段から出力された信号を最尤復号する最尤復号手段とを備え、

上記2次フィルタは、第1の入力信号と第2の入力信号とを乗算する乗算手段を有し、

上記乗算手段は、該乗算手段から出力された信号をそれぞれ単位時間だけ遅延する1以上の直列に接続された遅延手段と、上記乗算手段から出力された信号及び上記各遅延手段から出力された信号に対して所定の係数を乗算する係数乗算手段と、上記係数乗算手段の出力を加算する加算手段とを有する

ことを特徴とする信号復号装置。

【請求項6】

上記2次フィルタは、複数の上記乗算手段を有し、

ページ: 2/E

一の乗算手段は、上記第1の信号を遅延しない信号を上記第2の信号として用い、 他の乗算手段は、上記第1の信号を所定時間遅延した信号を上記第2の信号として用いる

ことを特徴とする請求項5記載の信号復号装置。

【請求項7】

上記2次フィルタは、 n個 (nは1以上の整数)の上記乗算手段を有し、

k番目 (kは $1 \le k \le n$ を満たす整数)の乗算手段は、上記第 1 の信号を上記単位時間の (k-1) 倍だけ遅延した信号を上記第 2 の信号として用いる

ことを特徴とする請求項5記載の信号復号装置。

【請求項8】

上記信号加算手段から出力された各離散時間における信号と目標信号との誤差を検出する誤差検出手段をさらに備え、

上記係数乗算手段は、上記誤差検出手段で検出された誤差に基づいて、離散時間毎に上 記所定の係数を更新する

ことを特徴とする請求項5記載の信号復号装置。

【請求項9】

入力信号を等化して復号する際に2次ボルテラ・フィルタを用いる信号復号方法において、

上記 2 次ボルテラ・フィルタの 1 次項に相当する処理を実現し、上記入力信号を線形等化する 1 次フィルタリング工程と、

上記2次ボルテラ・フィルタの2次項に相当する処理を実現し、上記入力信号を非線形 等化する2次フィルタリング工程と、

上記1次フィルタリング工程にて出力された信号と上記2次フィルタリング工程にて出力された信号とを加算する信号加算工程と、

上記信号加算工程にて出力された信号を最尤復号する最尤復号工程とを有し、

上記2次フィルタリング工程は、

第1の入力信号と第2の入力信号とを乗算する乗算工程と、

上記乗算工程にて出力された信号を1以上の直列に接続された遅延手段によりそれぞれ 単位時間だけ遅延する遅延工程と、

上記乗算工程にて出力された信号及び上記遅延工程にて上記各遅延手段から出力された 信号に対して所定の係数を乗算する係数乗算工程と、

上記係数乗算工程の出力を加算する加算工程とを有する

ことを特徴とする信号復号方法。

【書類名】明細書

【発明の名称】信号処理装置及び方法、並びに信号復号装置及び方法 【技術分野】

[0001]

本発明は、2次ボルテラ・フィルタの2次項を実現し、非線形歪を持つ入力信号を非線 形等化する信号処理装置及びその方法、並びにそのような信号処理装置を備えた信号復号 装置及びその方法に関する。

【背景技術】

[0002]

従来、磁気記録技術や光記録技術等を利用したストレージ装置或いは無線通信装置に用いられてきた信号処理装置及びそのソフトウェアアルゴリズムは、入力信号が線形であると仮定して構築された線形信号処理理論に基づいて設計されている。一般的にこれらの入力信号は完全に線形な信号成分のみからなる訳ではなく非線形成分も含まれているが、通常はその非線形成分のパワーが十分に小さいため、近似的に線形な信号とみなすことが可能である。このため、従来においては、線形理論に基づいた信号処理装置がその効果を十分に発揮してきた。

[0003]

しかしながら、近年になってストレージ技術が発達し、その記録密度が高まるにつれて、再生信号中に無視できないほど大きな非線形性が現れるようになっており、それが位相同期ループ(Phase Locked Loop; PLL)性能の悪化、適応等化フィルタの収束性の悪化、さらには最終的なデータ誤り率の劣化などをもたらしている。そして、記録容量のさらなる増加を目指して記録媒体への高密度記録化が試みられているが、このような記録密度の高い記録媒体や検出感度が高い反面その信号の入出力に非線形応答を持つ検出器を使用することで発生する信号の非線形歪が、装置全体のさらなる性能向上を阻害する大きな要因となっている。

[0004]

これら再生信号の非線形歪の原因として代表的なものは、信号再生側に起因する非線形性、及び記録媒体に起因する非線形性である。前者の代表的な例としては、磁気記録の再生ヘッドとして用いられるMR(Magneto Resistive)ヘッドの磁界電圧変換特性の非線形応答やベースライン・シフトなどが挙げられ、また光記録で用いられるフォトディテクタの持つ非線形応答なども同様に挙げられる。一方、後者の代表的な例としては、磁気記録媒体、光記録媒体ともにその記録密度が高い状態における非線形符号間干渉(Non Line ar Inter Symbol Interference; NLISI)や、光記録における記録媒体の反射率の非線形性がもたらす信号の上下非対称性(アシンメトリ)などが挙げられる。

[0005]

ここで、最終的な誤り率の劣化の原因について、さらに考察する。

一般的な信号処理装置に実装されるLMS(Least Mean Square)アルゴリズムなどを 用いた1次適応等化フィルタでは、非線形歪のない入力信号に対しては、パーシャルレス ポンス(Partial Response; PR)などに代表される所定の等化方式に従った目標とする 検出値と実際に検出された信号との間の誤差信号を検出することで、その2乗を最小にす るようなタップ係数に収束することが保証されている。その一方で、その理論構成上、上 下非対称性に代表される非線形歪を補正することはできない。

[0006]

しかしながら、1次適応等化フィルタは、そのアルゴリズムの構成上、単に得られる2 乗誤差を最小にするようなタップ係数を探索するため、上下非対称性を持つ入力信号では 、本来ストレージ製品で目標とする最終的なデータ誤り率を向上させるために収束すべき 理想的なタップ係数の値とは異なった値に収束してしまう可能性が避けられない。このこ とは、1次適応等化フィルタに入力する信号が非線形歪を持つ場合、本来非線形等化誤差 を補正することを想定していない適応等化アルゴリズムに従うことで、予想外の新たな等 化誤差(非線形等化誤差)をもたらしてしまう可能性を示している。そして、このような 非線形等化誤差に起因して、最終的なデータ誤り率も劣化する。

[0007]

このような背景から、非線形歪を持つ信号を非線形等化するための方法として、多項式フィルタを適応等化フィルタとして実装する手法が提案されている(例えば特許文献 1,2 参照)。一般的に多項式フィルタはボルテラ・フィルタ(Volterra filter)と呼ばれ、従来から様々な分野において検討されてきた。このボルテラ・フィルタは、LMSやRLS(Recursive Least Square)などの適応等化アルゴリズムに従ってタップ係数を更新動作させ、最小二乗誤差の意味で最適化することも可能であり、文献「"Adaptive Polynomial Filters", V. John Mathews, IEEE SP Magazine, July, 1991, pp. 10-26」には適応等化ボルテラ・フィルタの理論が詳細に記載されている。

[0008]

【特許文献1】特表2001-525101号公報

【特許文献2】特開2001-86585号公報

【発明の開示】

【発明が解決しようとする課題】

[0009]

ここで、一般的な 2 次ボルテラ・フィルタは、 1 次フィルタのタップ長を M_1 、 2 次フィルタのタップ長を M_2 としたとき、以下の式(1)のように表される。この式(1)において、y(k)は時刻 k における 2 次ボルテラ・フィルタの出力信号、x(k)は時刻 k における 2 次ボルテラ・フィルタへの入力信号、 $h^{(1)}$ (i) は 1 次フィルタのタップ係数(i=0, 1, \cdots , M_1-1)、 $h^{(2)}$ (i_1 , i_2) は 2 次フィルタのタップ係数($i_1=0$, $i_2=0$, i_1 , $i_2=0$, i_1 , $i_2=0$, i_1 , $i_2=0$, i_1 , i_1 , $i_2=0$, i_1 , i_1 , $i_2=0$, i_1 , $i_2=0$, i_1 , i_1 , i_1 , $i_2=0$, i_1 , i_1 , i_1 , $i_2=0$, i_1 , i_1 , i_2 , i_1 , i_1 , i_2 , i_1 , i_1 , i_2 , i_1 , i_1 , i_1 ,

【0010】 【数1】

$$y(k) = \sum_{i=0}^{M_1-1} h^{(1)}(i) \cdot x(k-i) + \sum_{i_1=0}^{M_2-1} \sum_{i_2=0}^{M_2-1} h^{(2)}(i_1, i_2) \cdot x(k-i_1) \cdot x(k-i_2)$$

$$\cdots (1)$$

[0011]

なお、2次ボルテラ・フィルタは、そのタップ数を適応等化アルゴリズムに従って逐次 最適化するように実装することが可能である。また、2次ボルテラ・フィルタの1次フィ ルタ及び2次フィルタのタップ係数の最適値が予め分かっている場合、2次ボルテラ・フィルタは、固定タップ係数のフィルタとして実装することも可能である。

[0 0 1 2]

式(1)の右辺の計算を入力信号x(k)について1サイクル終了するには、右辺第1項は M_1 個の乗算演算、右辺第2項は $2\times M_2\times M_2$ 個の乗算演算を必要とする。また、1次フィルタへの入力信号遅延線の他に、2次フィルタへの入力信号x(k)を保持するための遅延線が M_2 クロック分必要である。

[0013]

2次ボルテラ・フィルタの既知の対称性を利用すると、2次フィルタのタップ係数は、 以下の式(2)に示す関係を満たす。

[0014]

【数2】

$$h^{(2)}(i_1, i_2) = h^{(2)}(i_2, i_1)$$
 ···(2)

[0015]

この式 (2) の関係を利用すると、上述した式 (1) は、以下の式 (3) のように簡略化される。

【0016】 【数3】

$$y(k) = \sum_{i=0}^{M_1-1} h^{(1)}(i) \cdot x(k-i) + \sum_{i=0}^{M_2-1} h^{(2)}(i,i) \cdot x^2(k-i)$$

$$+ 2 \sum_{i_1=0}^{M_2-1} \sum_{i_2 > i_1}^{M_2-1} h^{(2)}(i_1,i_2) \cdot x(k-i_1) \cdot x(k-i_2) \qquad \cdots (3)$$

[0017]

このとき式(3)の右辺第1項はM₁個の乗算演算、右辺第2項は2×M₂個の乗算演算、右辺第3項はM₂×(M₂-1)個の乗算演算を必要とする。

[0018]

式(1)及び式(3)で示す 2次ボルテラ・フィルタの 2次フィルタ部分の乗算器数を M_2 を変化させた場合について比較して図 17及び以下の表 1に示す。

[0019]

【表1】

	式(1)	式(3)
M2	2次項乗算個数	2次項乗算個数
1	2	2
2	8	6
3	18	12
4	32	20
5	50	30
6	72	42
7	98	56
8	128	72
9	162	90
10	200	110
11	242	132
12	288	156
13	338	182
14	392	210
15	450	240

[0020]

図17及び表1から分かるように、M2の値が大きくなるにつれて式(3)による乗算 出証特2005-3007863 器削減の効果は大きくなるが、式(3)の構成でも $M_2=15$ の例で240個もの大量の乗算器が必要となる。

[0021]

このように、高次等化ボルテラ・フィルタは、非線形歪を持つ入力信号を等化する際に 非常に効果が大きいものの、ハードウェア又はソフトウェアで実現しようとした場合には 多くの乗算演算が必要となり、コスト的に実装が困難であるという問題があった。

[0022]

本発明は、このような従来の実情に鑑みて提案されたものであり、非線形歪を持つ入力信号を等化する際の乗算演算を大幅に削減することが可能な信号処理装置及びその方法、並びにそのような信号処理装置を備えた信号復号装置及びその方法を提供することを目的とする。

【課題を解決するための手段】

[0023]

上述した目的を達成するために、本発明に係る信号処理装置は、入力信号を等化する等化器に2次ボルテラ・フィルタを用いてなる信号処理装置において、上記2次ボルテラ・フィルタの2次項を実現する2次フィルタは、第1の入力信号と第2の入力信号とを乗算する乗算手段を備え、上記乗算手段は、該乗算手段から出力された信号をそれぞれ単位時間だけ遅延する1以上の直列に接続された遅延手段と、上記乗算手段から出力された信号及び上記各遅延手段から出力された信号に対して所定の係数を乗算する係数乗算手段と、上記係数乗算手段の出力を加算する加算手段とを有するものである。

[0024]

また、上述した目的を達成するために、本発明に係る信号処理方法は、入力信号を等化する際に2次ボルテラ・フィルタを用いる信号処理方法において、上記2次ボルテラ・フィルタの2次項に相当する処理は、第1の入力信号と第2の入力信号とを乗算する乗算工程と、上記乗算工程にて出力された信号を1以上の直列に接続された遅延手段によりそれぞれ単位時間だけ遅延する遅延工程と、上記乗算工程にて出力された信号及び上記遅延工程にて上記各遅延手段から出力された信号に対して所定の係数を乗算する係数乗算工程と、上記係数乗算工程の出力を加算する加算工程とを有するものである。

[0025]

この信号処理装置及びその方法は、2次ボルテラ・フィルタを用いて非線形歪を持つ入力信号を等化するものであり、2次ボルテラ・フィルタの2次項を実現する2次フィルタで必要とされる乗算演算が大幅に削減されている。

[0026]

また、上述した目的を達成するために、本発明に係る信号復号装置は、入力信号を等化して復号する際の等化器に2次ボルテラ・フィルタを用いてなる信号復号装置において、上記2次ボルテラ・フィルタの1次項を実現し、上記入力信号を線形等化する1次フィルタと、上記2次ボルテラ・フィルタの2次項を実現し、上記入力信号を非線形等化する2次フィルタと、上記1次フィルタから出力された信号と上記2次フィルタから出力された信号と最尤復号する最大復号手段とを備え、上記2次フィルタは、第1の入力信号と第2の入力信号とを乗算する乗算手段を有し、上記乗算手段は、該乗算手段から出力された信号をそれぞれ単位時間だけ遅延する1以上の直列に接続された遅延手段と、上記乗算手段から出力された信号及び上記各遅延手段から出力された信号に対して所定の係数を乗算する係数乗算手段と、上記係数乗算手段の出力を加算する加算手段とを有するものである。

[0027]

また、上述した目的を達成するために、本発明に係る信号復号方法は、入力信号を等化して復号する際に2次ボルテラ・フィルタを用いる信号復号方法において、上記2次ボルテラ・フィルタの1次項に相当する処理を実現し、上記入力信号を線形等化する1次フィルタリング工程と、上記2次ボルテラ・フィルタの2次項に相当する処理を実現し、上記入力信号を非線形等化する2次フィルタリング工程と、上記1次フィルタリング工程にて

出力された信号と上記 2 次フィルタリング工程にて出力された信号とを加算する信号加算工程と、上記信号加算工程にて出力された信号を最尤復号する最尤復号工程とを有し、上記 2 次フィルタリング工程は、第1の入力信号と第2の入力信号とを乗算する乗算工程と、上記乗算工程にて出力された信号を1以上の直列に接続された遅延手段によりそれぞれ単位時間だけ遅延する遅延工程と、上記乗算工程にて出力された信号及び上記遅延工程にて上記各遅延手段から出力された信号に対して所定の係数を乗算する係数乗算工程と、上記係数乗算工程の出力を加算する加算工程とを有するものである。

[0028]

この信号復号装置及びその方法は、2次ボルテラ・フィルタにより入力信号を等化して復号するものであり、2次ボルテラ・フィルタの1次項を実現する1次フィルタに加えて、2次ボルテラ・フィルタの2次項を実現する乗算演算が大幅に削減された2次フィルタを備えている。

【発明の効果】

[0029]

本発明に係る信号処理装置及びその方法によれば、2次ボルテラ・フィルタを用いて入力信号を等化する際に、2次ボルテラ・フィルタの2次項を実現する2次フィルタで必要とされる乗算演算を大幅に削減することができるため、この2次フィルタをLSI (Large-Scale Integrated circuit) で実現する場合の回路規模を削減することができ、また、DSP (Digital Signal Processor) 及びソフトウェアで実現する場合の計算量を削減することができる。

[0030]

また、本発明に係る信号復号装置及びその方法によれば、2次ボルテラ・フィルタにより入力信号を等化して復号する際に、2次ボルテラ・フィルタの1次項を実現する1次フィルタに加えて、2次ボルテラ・フィルタの2次項を実現する乗算演算が大幅に削減された2次フィルタを備えているため、少ない乗算演算で非線形歪を効果的に補正することができる。

【発明を実施するための最良の形態】

[0031]

従来より非線形歪を持つ信号を非線形等化するために、ボルテラ・フィルタ (Volterra filter) を用いる手法が提案されている。

[0032]

[0033]

【数4】

$$y(k) = \sum_{i=0}^{M_1-1} h^{(1)}(i) \cdot x(k-i) + \sum_{i_1=0}^{M_2-1} \sum_{i_2=0}^{M_2-1} h^{(2)}(i_1, i_2) \cdot x(k-i_1) \cdot x(k-i_2)$$

•••(4)

[0034]

式(4)の右辺の計算を入力信号x(k)について1サイクル終了するには、右辺第1項は M_1 回の乗算演算、右辺第2項は $2\times M_2\times M_2$ 回の乗算演算を必要とする。また、

1次フィルタへの入力信号遅延線の他に、2次フィルタへの入力信号x(k)を保持するための遅延線が M_2 クロック分必要である。

[0035]

また、2次ボルテラ・フィルタの既知の対称性を利用することで、上述した式 (4) を以下の式 (5) のように簡略化できることが知られている。

[0036]

【数5】

$$y(k) = \sum_{i=0}^{M_1-1} h^{(1)}(i) \cdot x(k-i) + \sum_{i=0}^{M_2-1} h^{(2)}(i,i) \cdot x^2(k-i)$$

$$+ 2 \sum_{i_1=0}^{M_2-1} \sum_{i_2 > i_1}^{M_2-1} h^{(2)}(i_1,i_2) \cdot x(k-i_1) \cdot x(k-i_2) \qquad \cdots (5)$$

[0037]

このとき式(5)の右辺第1項は M_1 回の乗算演算、右辺第2項は $2 \times M_2$ 回の乗算演算、右辺第3項は $M_2 \times (M_2 - 1)$ 回の乗算演算を必要とする。

[0038]

しかしながら、この式 (5) のように簡略化しても、M2 の値が大きい場合には 2 次フィルタ部分について膨大な乗算演算を行う必要があるため、 2 次ボルテラ・フィルタを実装することがコスト的に困難であるという問題があった。

[0039]

そこで、本実施の形態では、2次ボルテラ・フィルタの2次フィルタ部分の演算を以下 に説明するように簡略化することで、必要とされる乗算演算を大幅に削減する。

[0040]

なお、本実施の形態における信号処理装置は、2次ボルテラ・フィルタの2次フィルタ部分の演算を行うことで非線形歪を持つ入力信号を非線形等化するものであり、本実施の形態における信号復号装置は、2次ボルテラ・フィルタの1次フィルタ部分の演算を行う等化フィルタに加えて上述の信号処理装置を非線形適応等化フィルタとして備え、光ディスクに記録された信号を等化して復号するものである。

[0041]

以下では、先ず2次ボルテラ・フィルタの2次フィルタ部分の演算を簡略化する手法について説明し、次いでそのような簡略化された演算を行う本実施の形態における信号処理 装置の構成及びその動作について説明する。

[0042]

2次フィルタ部分の演算を簡略化するため、先ず2次ボルテラ・フィルタの入力信号の 2次項を以下の式(6)のように置き換える。

[0043]

【数6】

$$x(k-i_1)\cdot x(k-i_2) = x^{(2)}(k,i_1,i_2)$$
 ...(6)

[0044]

この式(6)から、以下の式(7)、(8)の関係を容易に導くことができる。

【0045】 【数7】

$$x^{(2)}(k, i_1, i_2) = x^{(2)}(k, i_2, i_1)$$
 ...(7)

$$x^{(2)}(k, i_1 + m, i_2 + m) = x(k - m - i_1) \cdot x(k - m - i_2)$$
$$= x^{(2)}(k - m, i_1, i_2) \qquad \cdots (8)$$

[0046]

また、式(6)を用いることで、上述の式(4)を以下の式(9)のように書き換えることができる。

[0047]

【数8】

$$y(k) = \sum_{i=0}^{M_1-1} h^{(1)}(i) \cdot x(k-i) + \sum_{i_1=0}^{M_2-1} \sum_{i_2=0}^{M_2-1} h^{(2)}(i_1, i_2) \cdot x^{(2)}(k, i_1, i_2) \cdots (9)$$

[0048]

この式(9)の第 2 項は、 $M_2 \times M_2$ 個の要素を持つ 2 次タップ係数の 2 次元配列 $h^{(2)}$ (i_1 , i_2) の各要素と、ある時刻 k における $M_2 \times M_2$ 個の要素を持つ 2 次信号の 2 次元配列 $x^{(2)}$ (k, i_1 , i_2) の各要素の対応する(i_1 , i_2)要素同士を乗算し、得られた乗算出力をそれぞれ加算しているとみなすことができる。

[0049]

以下、一例として $M_2=6$ の場合について説明する。このとき、 6×6 個の要素を持つ 2 次信号の2 次元配列 $x^{(2)}$ (k, i_1, i_2) の概念図を図1 に示す。また、 6×6 個の要素を持つ2 次タップ係数の2 次元配列 $h^{(2)}$ (i_1, i_2) の概念図を図2 に示す。ここで2 次フィルタのタップ係数 $h^{(2)}$ (i_1, i_2) は、固定のタップ係数でも任意の適応等化アルゴリズムによって逐次更新されるものでも構わない。上述した式(9)の第2 項は、この図1 及び図2 の対応する (i_1, i_2) 要素同士を乗算し、得られた各項をそれぞれ加算するものである。

[0050]

ここで、式(6)を用いることで、上述した式(5)を以下の式(10)のように書き換えることができる。

[0051]

【数9】

$$y(k) = \sum_{i=0}^{M_1-1} h^{(1)}(i) \cdot x(k-i) + \sum_{i=0}^{M_2-1} h^{(2)}(i,i) \cdot x^{(2)}(k,i,i)$$
$$+ 2 \sum_{i_1=0}^{M_2-1} \sum_{i_2 > i_1}^{M_2-1} h^{(2)}(i_1,i_2) \cdot x^{(2)}(k,i_1,i_2) \qquad \cdots (10)$$

[0052]

[0053]

ここで、ある時刻 k における 6×6 個の要素を持つ 2 次元配列 $W^{(2)}$ (k, i_1 , i_2) を以下の式 (11) のように定義する。

[0054]

【数10】

[0055]

このとき、 $W^{(2)}$ (k, i₁, i₂) について、任意の整数mについて式 (8) から以下の式 (12) の関係が容易に導かれる。

[0056]

【数11】

$$W^{(2)}(k, i_1 + m, i_2 + m) = W^{(2)}(k - m, i_1, i_2)$$
 ...(12)

[0057]

また、式(11)を用いることで、上述した式(10)は以下の式(13)のように表される。式(14)は、式(13)を式(15)で示す1次フィルタ出力と式(16)で示す2次フィルタ出力との和で表したものである。

[0058]

【数12】

$$y(k) = \sum_{i=0}^{M_1-1} h^{(1)}(i) \cdot x(k-i) + \sum_{i_1=0}^{M_2-1} \sum_{i_2 \ge l_1}^{M_2-1} h^{(2)}(i_1, i_2) \cdot W^{(2)}x(k, i_1, i_2) \qquad \cdots (13)$$

$$y(k) = y^{(1)}(k) + y^{(2)}(k)$$
 ...(14)

$$y^{(1)}(k) = \sum_{i=0}^{M_1-1} h^{(1)}(i) \cdot x(k-i) \qquad \cdots (15)$$

$$y^{(2)}(k) = \sum_{i_1=0}^{M_2-1} \sum_{i_2 \ge l_1}^{M_2-1} h^{(2)}(i_1, i_2) \cdot W^{(2)}x(k, i_1, i_2) \qquad \cdots (16)$$

[0059]

式(13)の2次フィルタの項に含まれる2次元配列 $W^{(2)}$ (k, i_1 , i_2)の各要素を図5に示す。図5に示すように、 $W^{(2)}$ (k, i_1 , i_2)では、その対角要素を除いた下三角成分としてゼロ値を持つ。比較のため、図5の各要素を式(11)のように $x^{(2)}$ (k, i_1 , i_2)を用いて表した2次元配列を図6に示す。

[0060]

また、式(12)を用いて図 5 の各要素を変換した 2 次元配列を図 7 に示す。ここで、 $W^{(2)}$ (k-m, i_1 , i_2)は、 $W^{(2)}$ (k, i_1 , i_2)をmクロックだけ遅延させた信号を表している。比較のため、図 7 の各要素を式(11)で示したように $x^{(2)}$ (k, i_1 , i_2)を用いて表した 2 次元配列を図 8 に示す。

[0061]

ここで、図 7 における対角要素は、 $W^{(2)}$ (k, 0, 0), $W^{(2)}$ (k-1, 0, 0), \cdot \cdot \cdot , $W^{(2)}$ (k-5, 0, 0) となっており、これは $W^{(2)}$ (k, 0, 0) を1クロックずつ遅延させたものに相当する。同様に、対角要素と平行な隣の要素は、 $W^{(2)}$ (k, 0, 1), $W^{(2)}$ (k-1, 0, 1), \cdot \cdot \cdot , $W^{(2)}$ (k-4, 0, 1) となっており、これは $W^{(2)}$ (k, 0, 1) を1クロックずつ遅延させたものに相当する。すなわち、図7における対角要素及びこれと平行な複数の1次元配列とみなすことができる非対角要素は、FIR (Finite Impulse Response) フィルタにおける各遅延回路の出力とみなすことができる。また、これら各遅延要素からの出力は、式(12)、(13)で対応するインデックス(i1,i2)を持つ2次タップ係数i1 (i1,i2)との積をとることでi2次フィルタを構成するため、図i2の対角要素を構成するi2次フィルタ部分とそれに平行している非対角要素部分が構成するi2次フィルタ部分とは、それぞれ独立したi1 i2 のを構成しているとみなすことができる。

[0062]

そこで、上述した式(6)、(11)を考慮し、時刻kにおける入力をx(k)としたときに式(13)中の $W^{(2)}$ (k, i₁, i₂)を出力する信号処理装置の回路構成の例を図9に示す。図9に示すように、信号処理装置10は、乗算器及び遅延回路からなるFIRフィルタ(FIR0~FIR5)が6個並列に接続されたものであり、各FIRフィルタの間には遅延回路が設けられている。このうち、図9においてFIR0で示された1個目のFIRフィルタ構成は図7における対角要素である $W^{(2)}$ (k, 0, 0), $W^{(2)}$ (k-1, 0, 0),···, $W^{(2)}$ (k-5, 0, 0)を出力するものであり、図9においてFIR1で示された2個目のFIRフィルタ構成は対角要素と平行な隣の要素である $W^{(2)}$ (k, 0, 1), $W^{(2)}$ (k-1, 0, 1),···, $W^{(2)}$ (k-5, 0, 0) を出力するものであり、以下同様である。

[0063]

図9において、乗算器 12_1 では、時刻 k における入力信号 x (k) 同士が乗算され、 $W^{(2)}$ (k, 0, 0) (= x (k) · x (k))が出力される。同時に、遅延回路 14_1 , 15_1 , 16_1 , 17_1 , 18_1 でそれぞれ 1 クロックずつ遅延された信号である $W^{(2)}$ (k-1, 0, 0), · · · · , $W^{(2)}$ (k-5, 0, 0) がそれぞれ遅延回路 14_1 , 15_1 , 16_1 , 17_1 , 18_1 から出力される。そして、乗算器 12_1 からの出力及び遅延回路 14_1 , 15_1 , 16_1 , 17_1 , 18_1 からの出力は、乗算器 19_1 , 20_1 , 21_1 , 22_1 , 23_1 , 24_1 で対応するタップ係数 $h^{(2)}$ (0, 0), $h^{(2)}$ (1, 1), $h^{(2)}$ (2, 2), $h^{(2)}$ (3, 3), $h^{(2)}$ (4, 4), $h^{(2)}$ (5, 5) との積が とられ、その出力が加算器 25_1 で加算され、FIROの出力となる。

[0064]

また、乗算器 122 では、時刻 k における入力信号 x (k) と遅延回路 112 で遅延された 1 クロック前の信号 x (k-1) とが乗算され、さらに乗算器 132 で 2 が乗算されて、 $W^{(2)}$ (k, 0, 1) (=2x (k) · x (k-1)) が出力される。同時に、遅延回路 142, 152, 162, 172 でそれぞれ 1 クロックずつ遅延された信号であるW ($^{(2)}$ (k-1, 0, 1), · · · · , $W^{(2)}$ (k-4, 0, 1) がそれぞれ遅延回路 142, 152, 162, 172 から出力される。そして、乗算器 122 からの出力及び遅延回路 142, 152, 162, 172 からの出力は、乗算器 192, 202, 212, 222, 232 で対応するタップ係数 1 (2), 20, 21, 22, 23, 21, 23, 22, 23, 22, 23, 23, 23, 23, 23, 23, 23, 23, 24, 23, 25,

[0065]

また、乗算器 $1\ 2\ 3$ では、時刻 k における入力信号 x (k) と遅延回路 $1\ 1\ 3$ でさらに 1 クロック遅延された 2 クロック前の信号 x (k-2) とが乗算され、さらに乗算器 $1\ 3$ 3 で 2 が乗算されて、 $W^{(2)}$ (k, 0, 2) ($=2\ x$ (k) · x (k-2)) が出力される。同時に、遅延回路 $1\ 4\ 3$, $1\ 5\ 3$, $1\ 6\ 3$ でそれぞれ 1 クロックずつ遅延された信号である $W^{(2)}$ (k-1, 0, 2), ····, $W^{(2)}$ (k-3, 0, 2) がそれぞれ遅延回路 $1\ 4\ 3$, $1\ 5\ 3$, $1\ 6\ 3$ から出力される。そして、乗算器 $1\ 2\ 3$ からの出力及び遅延回路 $1\ 4\ 3$, $1\ 5\ 3$, $1\ 6\ 3$ からの出力は、乗算器 $1\ 9\ 3$, $2\ 0\ 3$, $2\ 1\ 3$, $2\ 2\ 3$ で対応するタップ係数 $h^{(2)}$ (0, 2), $h^{(2)}$ (1, 3), $h^{(2)}$ (2, 4), $h^{(2)}$ (3, 5) との積がとられ、その出力が加算器 $2\ 5\ 3$ で加算され、 $F\ I\ R\ 2$ の出力となる。

[0066]

また、乗算器 124 では、時刻 k における入力信号 x (k) と遅延回路 114 でさらに 1 クロック遅延された 3 クロック前の信号 x (k-3) とが乗算され、さらに乗算器 134 で 2 が乗算されて、 $W^{(2)}$ (k, 0, 3) (=2x (k) · x (k-3)) が出力される。同時に、遅延回路 144, 154 でそれぞれ 1 クロックずつ遅延された信号である $W^{(2)}$ (k-1, 0, 3), $W^{(2)}$ (k-2, 0, 3) がそれぞれ遅延回路 144, 154 から出力される。そして、乗算器 124 からの出力及び遅延回路 144, 154 からの出力は、乗算器 194, 204, 214 で対応するタップ係数 $h^{(2)}$ (0, 3), $h^{(2)}$ (1, 4), $h^{(2)}$ (2, 5) との積がとられ、その出力が加算器 254 で加算され、FIR 3 の出力となる。

[0067]

また、乗算器 $1\ 2\ 5$ では、時刻 k における入力信号 x (k) と遅延回路 $1\ 1\ 5$ でさらに 1 クロック遅延された 4 クロック前の信号 x (k-4) とが乗算され、さらに乗算器 $1\ 3$ 5 で 2 が乗算されて、 $W^{(2)}$ (k, 0, 4) ($=2\ x$ (k) $\cdot x$ (k-4)) が出力される。同時に、遅延回路 $1\ 4\ 5$ で 1 クロック遅延された信号である $W^{(2)}$ (k-1, 0, 4) が遅延回路 $1\ 4\ 5$ からの出力される。そして、乗算器 $1\ 2\ 5$ からの出力及び遅延回路 $1\ 4\ 5$ からの出力は、乗算器 $1\ 9\ 5$, $2\ 0\ 5$ で対応するタップ係数 $h^{(2)}$ (0, 4), $h^{(2)}$ (1, 5) との積がとられ、その出力が加算器 $2\ 5\ 5$ で加算され、 $F\ I\ R\ 4$ の出力となる

[0069]

最終的な2次フィルタの出力は、各FIRフィルタ(FIR0~FIR5)の出力を加算器26で加算した和で表される。

[0070]

ここで、乗算器 132, ・・・, 136 で 2 を乗算することは、ディジタル回路における 2 進数を用いた演算において 1 ビットの左シフトとして扱えるため、専用の乗算器は不要である。したがって、 $M_2=6$ の場合、2 次フィルタ部分の乗算器は、乗算器 121, ・・・, 126 、 191, ・・・, 196 、 201, ・・・, 205 、 211, ・・・, 214 、 221, ・・・, 223 、 231, 232 、 241 の合計 27 個しか必要ない。 【 0071】

式(13)で示す2次ボルテラ・フィルタの2次フィルタ部分の乗算器数をM2を変化させた場合について図10及び以下の表2に示す。なお、従来の乗算器数と比較するため、図10及び表2には、式(4)及び式(5)で示した従来の2次ボルテラ・フィルタの2次フィルタ部分の乗算器数についても併せて示す。

[0072]

【表2】

	式(4)	式(5)	式(13)
M2	2次項乗算個数	2次項乗算個数	2次項乗算個数
1	2	2	2
2	8	6	4
3	18	12	6
4	32	20	8
5	50	30	10
6	72	42	12
7	98	56	14
8	128	72	16
9	162	90	18
· 10	200	110	20
11	242	132	22
12	288	156	24
13	338	182	26
14	392	210	28
15	450	240	30

[0073]

図10及び表2から分かるように、本実施の形態における手法によれば、式(5)に示す従来の演算削減手法と併用することで、式(4)と比べて乗算演算を大幅に削減することができる。また、本実施の形態における手法によれば、式(5)で示す従来の演算削減手法を単独で使用した場合と比べて大幅に乗算演算を削減することができる。この効果は、M2の値が大きい場合に顕著である。

[0074]

なお、上述した信号処理装置10は、図8に示した2次元配列の各要素を出力するために図9に示すような構成としたが、各FIRフィルタの構成は独立であるため、フィルタ

の等化性能が所望の性能、例えばデータ誤り率等が所定の値以上の場合など、ストレージ 装置として必要とする性能が十分得られれば、乗算器191,・・・,196、201. \cdots , 205, 21₁, \cdots , 21₄, 22₁, \cdots , 22₃, 23₁, 23₂, 241の数、すなわち各FIRフィルタ(FIR0~FIR5)のタップ長を変更するこ とも可能である。また、同様にフィルタの等化性能が所望の性能に対して十分得られれば 、FIRフィルタの個数を変更することも可能である。但し、FIRフィルタ(FIR0 ~FIR5)の対角項(FIR0)から非対角項(FIR1~FIR5)へと向かう時間 軸方向の深さは、等化目標のPR(Partial Response)の符号間干渉(Inter Symbol Int erference; ISI) の長さと関連する量であると考えられるため、ISI長さと同じか それ以上多く設けることが好ましい。ここで、PR符号間干渉の長さとは、例えばPR(111)の場合、3である。さらに、任意の適応等化アルゴリズムによってタップ係数を 更新する場合、1ビット・シフトを行う乗算器132,・・・,136を除いた構成も可 能であるが、2次フィルタのタップ係数の収束が遅くなってしまうため、この乗算器13 2, ・・・, 136を設けた構成の方が好ましい。但し、図11、12に示すような回路 構成をとることにより、1ビット・シフトを行う乗算器の数を削減したり事実上回路から 除いたりしても、性能の劣化をもたらさないようにすることも可能である。

[0075]

図11に示す信号処理装置10の回路構成は、図9に示した回路構成をさらに簡略化したものであり、図9よりも演算規模がさらに削減されている。具体的には、FIR1~FIR5の出力を加算器27で加算した後に、図9の乗算器132,・・・,136に相当する計算を乗算器28において行い、さらにその出力とFIR0の加算器251の出力とを加算器29で加算することにより、FIR1~FIR5で必要なビット幅を削減し、2倍を意味する1ビット・シフト演算を1つに削減する。

[0076]

また、この1ビット・シフト演算で表される2倍の係数は、各タップ係数を予め2倍にしておくことで、タップ係数自体に組み入れることも可能である。また、そのタップ係数が適応等化アルゴリズムによって更新される場合には、2倍の係数をそのタップ係数自体又はタップ係数更新のステップゲインパラメータに組み入れることができる。後者の場合、対角項のステップゲインパラメータが μ_2 のとき、非対角項のステップゲインパラメータを $2\times\mu_2$ とすれば、各FIRフィルタ(FIR1~FIR5)から2倍の係数が必要なくなるため、図9における乗算器 13_2 , ···, 13_6 が不要となり、回路構成がより簡略化される。これらの場合の回路構成を図12に示す。この場合、非対角項のタップ係数の更新速度が2倍となるため、非対角項のタップ係数の値が2倍されているのと事実上同じである。

[0077]

以上のように、本実施の形態における信号処理装置10によれば、非線形歪を持つ入力信号を非線形等化する際の乗算演算を大幅に削減することができるため、LSI(Large - Scale Integrated circuit)で実現する場合の回路規模を削減することができ、また、DSP(Digital Signal Processor)及びソフトウェアで実現する場合の計算量を削減することができる。

[0078]

図13に $M_1 = 10$ の場合の1次フィルタの回路構成例を示す。1次フィルタは、入力信号x(k)を遅延させる遅延回路 30_1 , · · · · , 30_9 と、入力信号x(k) 及び遅延回路 30_1 , · · · · , 30_9 から出力された遅延信号x(k-1), · · · · , x(k-9) に対して所定のフィルタタップ係数を乗算する乗算器 31_1 , · · · · , 31_{10} と、乗算器 31_1 , · · · · , 31_{10} の出力を加算する加算器32 とから構成される。タップ係数 $h^{(1)}$ (i)(i=0, · · · · , 9)は、固定されたタップ係数でも任意の適応等化アルゴリズムによって更新されるものでも構わない。

[0079]

次に、このような信号処理装置10を非線形適応等化フィルタとして備える本実施の形

態における信号復号装置の構成及び動作について説明する。

[0080]

図14に示す信号復号装置50において、光ディスク40に記録された信号を再生する際には、光学ヘッド51内のレーザ光源からのレーザ光が光学系を介して光ディスク40に照射され、その戻り光が光学ヘッド51内の光学系を介して受光素子に受光され、光電変換される。光学ヘッド51内の受光素子からの信号は、RF(Radio Frequency)アンプ52で増幅され、A/D(Analogue/Digital)コンバータ53で量子化される。

[0081]

量子化された信号は、DPLL (Digital Phase Locked Loop) 回路 54 に送られ、DPLLにより同期したクロックでサンプリングされたものと同等のRF信号が出力される。DPLL回路 54 からの出力信号は、線形適応等化フィルタ 55 及び非線形適応等化フィルタ 56 で適応等化処理が施され、それぞれの出力信号が加算器 57 で加算される。加算された信号 y(k) は、LMS (Least Mean Square) エラー検出器 58 及びビタビ検出回路 59 に送られる。なお、線形適応等化フィルタ 55 は、式(13)で示した 2 次ボルテラ・フィルタの 1 次フィルタ部分の演算を行うものである。一方、非線形適応等化フィルタ 56 は、2 次フィルタ部分の演算を行うものであり、例えば上述した図 9 のように構成される。

[0082]

加算器 5 7 からの信号がLMSエラー検出器 5 8 に送られると、所定の等化方式に従った目標とする検出値との間の誤差信号が検出され、その誤差信号に基づいて 1 次フィルタ及び 2 次フィルタのタップ係数が更新される。LMSエラー検出器 5 8 内部での入力符号系列の検出方法は任意であり、例えば閾値検出、FDTS(Fixed Delay Tree Search)、ビタビ検出器などの一般的な手法によって元の符号系列が検出される。具体的に、LMSエラー検出器 5 8 では、検出器で判定された符号系列と等化目標のPR係数が畳み込まれて仮判定PR信号 d(k) が生成され、時刻 k における目標とする仮判定PR信号をd(k) が生成され、時刻 d(k) との間の誤差信号 d(k) との間の誤差信号 d(k) と時刻 d(k) との間の誤差信号 d(k) の次の時刻 d(k) が検出される。そして、以下の式(d(k) に従ってd(k) が検出される。そして、以下の式(d(k) が更新されると共に、以下の式(d(k) に従ってd(k) におけるタップ係数 d(k) において、d(k) において、d(k) において、d(k) において、d(k) において、d(k) において、d(k) において、d(k) において、d(k) において、d(k) の表において、d(k) において、d(k) においで、d(k) においで、d(k) において、d(k) においのは、d(k) において、d(k) においのは、d(k) において、d(k) においのは、d(k) においのは、d(k) において、d(k) において、d(k)

【0083】 【数13】

$$h^{(1)}(k+1:i) = h^{(1)}(k:i) + \mu_1 \cdot e(k) \cdot x(k-i) \qquad \cdots (17)$$

$$h^{(2)}(k+1:i_1,i_2) = h^{(2)}(k:i_1,i_2) + \mu_2 \cdot e(k) \cdot x(k-i_1) \cdot x(k-i_2) \cdots (18)$$

[0084]

また、加算器57からの信号は、ビタビ検出回路59でビタビアルゴリズムに基づく復号処理が施され、復調回路60で記録時の変調の逆処理としての復調処理が施される。復調された再生データは、エラー訂正回路61に送られてエラー訂正処理が施される。

[0085]

ここで、具体的な信号における等化結果を図15及び図16に示す。図15は、線形適応等化フィルタ55のみで等化を行った例を示し、図16は、線形適応等化フィルタ55 及び非線形適応等化フィルタ56で等化を行った例を示す。なお、何れも等化方式はPR (111)である。本実施例では、図14の信号復号装置50について、光ディスク再生信号を計算機による数値計算シミュレーションで生成し、それをA/Dコンバータ相当のプログラムでサンプリングし、図14のディジタル部を信号処理プログラムで構成した。またシミュレーション波形には15パーセントのアシンメトリを発生させた。

[0086]

以下に図14のDPLL回路54出力での等化前ディジタルデータ及び加算器57出力での線形・非線形適応等化後ディジタルデータを、ディジタル信号処理のサンプリング定理を満たす補間関数であるSINC関数で補間して表示したアイパターンを示す。

[0087]

線形適応等化フィルタ55のみを用いた場合、図15(A)に示すDPLL回路54の出力すなわち等化前のアイパターンと図15(B)に示す等化後のアイパターンを比較して分かるように、等化前の波形に発生させた非線形性、すなわち15パーセントのアシンメトリが等化後においても非線形等化誤差として残留しており、下側のアイがつぶれたままである。これに対して、線形適応等化フィルタ55及び非線形適応等化フィルタ56を用いた場合、図16(A)に示すDPLL回路54の出力すなわち等化前のアイパターンと図16(B)に示す等化後のアイパターンを比較すると、非線形適応等化フィルタの効果により等化前の波形に発生させた非線形性、すなわち15パーセントのアシンメトリが改善され、上下対称なアイパターンが得られていることが分かる。

[0088]

以上のように、本実施の形態における信号復号装置 50 によれば、従来の線形適応等化を行う線形適応等化フィルタ 55 に加えて、上述した信号処理装置 10 に対応する非線形適応等化フィルタ 56 を設けることで、光ディスク 40 に記録された信号を再生する際に、非線形歪を効果的に補正することができる。特に、この非線形適応等化フィルタ 56 は、必要な乗算演算が従来よりも大幅に削減されているため、実装が容易である。

【図面の簡単な説明】

[0089]

- 【図1】 $M_2=6$ の場合における2次元配列 $\mathbf{x}^{(2)}$ (\mathbf{k} , \mathbf{i}_1 , \mathbf{i}_2)の概念図である。
- 【図2】 $M_2=6$ の場合における2次元配列 $h^{(2)}$ (i_1 , i_2)の概念図である。
- 【図3】図1に示す2次元配列中の対角項 $\mathbf{x}^{(2)}$ (\mathbf{k} , \mathbf{i} , \mathbf{i})の要素を示す図である。
- 【図4】図1に示す2次元配列中の非対角項 $\mathbf{x}^{(2)}$ (\mathbf{k} , \mathbf{i}_1 , \mathbf{i}_2)の要素を示す図である。
- 【図5】 $M_2=6$ の場合における2次元配列 $W^{(2)}$ (k, i_1 , i_2)の概念図である。
- 【図 6 】図 5 に示す 2 次元配列 $W^{(2)}$ (k, i_1 , i_2) の各要素の内容を $x^{(2)}$ (k, i_1 , i_2) を用いて表した図である。
- 【図7】図5に示す2次元配列 $W^{(2)}$ (k, i_1 , i_2) の各要素の内容を式 (12) を用いて変換した図である。
- 【図8】図7に示す2次元配列 $W^{(2)}$ (k, i_1 , i_2)の各要素の内容を $\mathbf{x}^{(2)}$ (k, i_1 , i_2)を用いて表した図である。
- 【図9】本実施の形態における信号処理装置の概略構成の一例を説明する図である。
- 【図10】本実施の形態における信号処理装置の概略構成の他の例を説明する図である。
- 【図11】本実施の形態における信号処理装置の概略構成の他の例を説明する図である。
- 【図12】本実施の形態における2次ボルテラ・フィルタの2次フィルタのタップ長と、そのときに必要な乗算器数との関係を示す図である。
- 【図13】 $M_1=10$ の場合における1次フィルタの回路構成例を示す図である。
- 【図14】本実施の形態における信号復号装置の概略構成を説明する図である。

- ページ: 15/E
- 【図15】非線形歪を持つ入力信号を線形適応等化フィルタのみで等化した場合のアイパターンを示す図である。
- 【図16】非線形歪を持つ入力信号を線形適応等化フィルタ及び非線形適応等化フィルタで等化した場合のアイパターンを示す図である。
- 【図17】従来の2次ボルテラ・フィルタの2次フィルタのタップ長と、そのときに必要な乗算器数との関係を示す図である。

【符号の説明】

[0090]

10 信号処理装置、112,・・・,116 遅延回路、121,・・・,126 乗算器、132,・・・,136 乗算器、141,・・・,145 遅延回路、151,・・・,154 遅延回路、161,・・・,163 遅延回路、171,172 遅延回路、181 遅延回路、191,・・・,196 乗算器、201,・・・,205 乗算器、211,・・・,214 乗算器、221,・・・,223 乗算器、231,232 乗算器、241 乗算器、251,・・・,255 加算器、26 加算器、40 光ディスク、50 信号復号装置、51 光学ヘッド、52 RFアンプ、53 A/Dコンバータ、54 DPLL回路、55 線形適応等化フィルタ、56 非線形適応等化フィルタ、57 加算器、58 LMSエラー検出器、59 ビタビ検出回路、60 復調回路、61 エラー訂正回路

【書類名】図面 【図1】

i ₁	i ₂ 0	1	2	3	4	5
0	x ⁽²⁾ (k,0,0)	x ⁽²⁾ (k,0,1)	x ⁽²⁾ (k,0,2)	x ⁽²⁾ (k,0,3)	x ⁽²⁾ (k,0,4)	x ⁽²⁾ (k,0,5)
1	x ⁽²⁾ (k,1,0)	x ⁽²⁾ (k,1,1)	x ⁽²⁾ (k,1,2)	x ⁽²⁾ (k,1,3)	x ⁽²⁾ (k,1,4)	x ⁽²⁾ (k,1,5)
2	x ⁽²⁾ (k,2,0)	x ⁽²⁾ (k,2,1)	x ⁽²⁾ (k,2,2)	x ⁽²⁾ (k,2,3)	x ⁽²⁾ (k,2,4)	x ⁽²⁾ (k,2,5)
3	x ⁽²⁾ (k,3,0)	x ⁽²⁾ (k,3,1)	x ⁽²⁾ (k,3,2)	x ⁽²⁾ (k,3,3)	x ⁽²⁾ (k,3,4)	x ⁽²⁾ (k,3,5)
4	x ⁽²⁾ (k,4,0)	x ⁽²⁾ (k,4,1)	x ⁽²⁾ (k,4,2)	x ⁽²⁾ (k,4,3)	x ⁽²⁾ (k,4,4)	x ⁽²⁾ (k,4,5)
5	x ⁽²⁾ (k,5,0)	x ⁽²⁾ (k,5,1)	x ⁽²⁾ (k,5,2)	x ⁽²⁾ (k,5,3)	x ⁽²⁾ (k,5,4)	x ⁽²⁾ (k,5,5)

【図2】

i ₁	i ₂ 0	1	2	3	4	5
0	h ⁽²⁾ (0,0)	h ⁽²⁾ (0,1)	h ⁽²⁾ (0,2)	h ⁽²⁾ (0,3)	h ⁽²⁾ (0,4)	h ⁽²⁾ (0,5)
1	h ⁽²⁾ (1,0)	h ⁽²⁾ (1,1)	h ⁽²⁾ (1,2)	h ⁽²⁾ (1,3)	h ⁽²⁾ (1,4)	h ⁽²⁾ (1,5)
2	h ⁽²⁾ (2,0)	h ⁽²⁾ (2,1)	h ⁽²⁾ (2,2)	h ⁽²⁾ (2,3)	h ⁽²⁾ (2,4)	h ⁽²⁾ (2,5)
3	h ⁽²⁾ (3,0)	h ⁽²⁾ (3,1)	h ⁽²⁾ (3,2)	h ⁽²⁾ (3,3)	h ⁽²⁾ (3,4)	h ⁽²⁾ (3,5)
4	h ⁽²⁾ (4,0)	h ⁽²⁾ (4,1)	h ⁽²⁾ (4,2)	h ⁽²⁾ (4,3)	h ⁽²⁾ (4,4)	h ⁽²⁾ (4,5)
5	h ⁽²⁾ (5,0)	h ⁽²⁾ (5,1)	h ⁽²⁾ (5,2)	h ⁽²⁾ (5,3)	h ⁽²⁾ (5,4)	h ⁽²⁾ (5,5)

【図3】

i ₁	i ₂ 0	1	2	3	4	5
0	x ⁽²⁾ (k,0,0)					
1		x ⁽²⁾ (k,1,1)				
2			x ⁽²⁾ (k,2,2)			
3				x ⁽²⁾ (k,3,3)		
4					x ⁽²⁾ (k,4,4)	
5						x ⁽²⁾ (k,5,5)

【図4】

i,	i ₂ 0	1	2	3	4	5
0		x ⁽²⁾ (k,0,1)	x ⁽²⁾ (k,0,2)	x ⁽²⁾ (k,0,3)	x ⁽²⁾ (k,0,4)	x ⁽²⁾ (k,0,5)
1			x ⁽²⁾ (k,1,2)	x ⁽²⁾ (k,1,3)	x ⁽²⁾ (k,1,4)	x ⁽²⁾ (k,1,5)
2				x ⁽²⁾ (k,2,3)	x ⁽²⁾ (k,2,4)	x ⁽²⁾ (k,2,5)
3					x ⁽²⁾ (k,3,4)	x ⁽²⁾ (k,3,5)
4						x ⁽²⁾ (k,4,5)
5						

【図5】

i,	i ₂ 0	1	2	3	4	5
0	W ⁽²⁾ (k,0,0)	W ⁽²⁾ (k,0,1)	W ⁽²⁾ (k,0,2)	W ⁽²⁾ (k,0,3)	W ⁽²⁾ (k,0,4)	W ⁽²⁾ (k,0,5)
1	0	W ⁽²⁾ (k,1,1)	W ⁽²⁾ (k,1,2)	W ⁽²⁾ (k,1,3)	W ⁽²⁾ (k,1,4)	W ⁽²⁾ (k,1,5)
2	0	0	W ⁽²⁾ (k,2,2)	W ⁽²⁾ (k,2,3)	W ⁽²⁾ (k,2,4)	W ⁽²⁾ (k,2,5)
3	0	0	0	W ⁽²⁾ (k,3,3)	W ⁽²⁾ (k,3,4)	W ⁽²⁾ (k,3,5)
4	0	0	0	0	W ⁽²⁾ (k,4,4)	W ⁽²⁾ (k,4,5)
5	0	0	0	0	0	W (2) (k,5,5)

【図6】


i ₁	i ₂ 0	1	2	3	4	5
0	x ⁽²⁾ (k,0,0)	2x ⁽²⁾ (k,0,1)	2x ⁽²⁾ (k,0,2)	2x ⁽²⁾ (k,0,3)	2x ⁽²⁾ (k,0,4)	2x ⁽²⁾ (k,0,5)
1	0	x ⁽²⁾ (k,1,1)	2x ⁽²⁾ (k,1,2)	2x ⁽²⁾ (k,1,3)	2x ⁽²⁾ (k,1,4)	2x ⁽²⁾ (k,1,5)
2	0	0	x ⁽²⁾ (k,2,2)	2x ⁽²⁾ (k,2,3)	2x ⁽²⁾ (k,2,4)	2x ⁽²⁾ (k,2,5)
3	0	0	0	x ⁽²⁾ (k,3,3)	2x ⁽²⁾ (k,3,4)	2x ⁽²⁾ (k,3,5)
4	0	0	0	0	x ⁽²⁾ (k,4,4)	2x ⁽²⁾ (k,4,5)
5	0	0	0	0	0	x ⁽²⁾ (k,5,5)

【図7】


¹ 2 0		-	2	8	4	25
W ⁽²⁾ (k,0,0) W ⁽²⁾ (k,0,1) W	W ⁽²⁾ (K,0,1)	×	W ⁽²⁾ (k,0,2)	W ⁽²⁾ (k,0,3)	W ⁽²⁾ (k,0,4)	W ⁽²⁾ (k,0,5)
0 $W^{(2)}(k-1,0,0)$ $W^{(2)}(k-1,0,1)$ $W^{(2)}(k-1,0,2)$ $W^{(2)}(k-1,0,3)$ $W^{(2)}(k-1,0,4)$	W ⁽²⁾ (k-1,0,0) W ⁽²⁾	W (2	⁾ (k-1,0,1)	W ⁽²⁾ (k-1,0,2)	W ⁽²⁾ (k-1,0,3)	W ⁽²⁾ (k-1,0,4)
0 0 W [®]	0 W [®]	8	(k-2,0,0)	W ⁽²⁾ (k-2,0,0) W ⁽²⁾ (k-2,0,1) W ⁽²⁾ (k-2,0,2) W ⁽²⁾ (k-2,0,3)	W ⁽²⁾ (k-2,0,2)	W ⁽²⁾ (k–2,0,3)
0 0	0		0	W ⁽²⁾ (k-3,0,0)	W ⁽²⁾ (k-3,0,1)	W ⁽²⁾ (k-3,0,0) W ⁽²⁾ (k-3,0,1) W ⁽²⁾ (k-3,0,2)
0 0	0	· •	0	0	W ⁽²⁾ (K-4,0,0)	W ⁽²⁾ (k-4,0,0) W ⁽²⁾ (k-4,0,1)
0 0	0		0	0	0	W ⁽²⁾ (k–5,0,0)

【図8】


- Z	0		2	က	4	ટ
×	x ⁽²⁾ (k,0,0)	2x ⁽²⁾ (k,0,1)	2x ⁽²⁾ (k,0,2)	2x ⁽²⁾ (k,0,3)	2x ⁽²⁾ (k,0,4)	2x ⁽²⁾ (k,0,5)
	0	x ⁽²⁾ (k–1,0,0)	2x ⁽²⁾ (k-1,0,1)	2x ⁽²⁾ (k-1,0,1) 2x ⁽²⁾ (k-1,0,2)	2x ⁽²⁾ (k-1,0,3) 2x ⁽²⁾ (k-1,0,4)	2x ⁽²⁾ (k-1,0,4)
	0	0	× ⁽²⁾ (k–2,0,0)	$2x^{(2)}(k-2,0,1)$ $2x^{(2)}(k-2,0,2)$ $2x^{(2)}(k-2,0,3)$	2× ⁽²⁾ (k-2,0,2)	2× ⁽²⁾ (k–2,0,3)
	0	0	0	x ⁽²⁾ (k-3,0,0)	2x ⁽²⁾ (k-3,0,1)	$2x^{(2)}(k-3.0,1)$ $2x^{(2)}(k-3.0,2)$
	0	0	0	0	x ⁽²⁾ (k-4,0,0)	2x ⁽²⁾ (k-4,0,1)
	0	0	0	0	0	x ⁽²⁾ (k–5,0,0)




【図10】




【図11】




【図12】



【図13】





【図14】



【図15】

BEST AVAILABLE COPY







出証特2005-3007863


【図16】

BEST AVAILABLE COPY





【図17】



ページ: 1/E

【書類名】要約書

【選択図】 図9

【要約】

【課題】 非線形歪を持つ入力信号を等化する際の乗算演算を大幅に削減する。

【解決手段】 2次ボルテラ・フィルタの2次項を実現する信号処理装置10は、第10入力信号と第20入力信号とを乗算する乗算手段を備え、各乗算手段は、該乗算手段から出力された信号をそれぞれ単位時間だけ遅延する1以上の直列に接続された遅延手段と、上記乗算手段から出力された信号及び上記各遅延手段から出力された信号に対して所定の係数を乗算する係数乗算手段とを有する。この乗算手段は、n個(nは1以上の整数)並列に接続されており、k番目(kは $1 \le k \le n$ を満たす整数)の乗算手段は、上記第1の信号を上記単位時間の(k-1)倍だけ遅延した信号を上記第2の信号として用いる。

ページ: 1/E

特願2004-112318

出願人履歴情報

識別番号

[000002185]

1. 変更年月日

1990年 8月30日

[変更理由]

新規登録

住所

東京都品川区北品川6丁目7番35号

氏 名 ソニー株式会社